据半导体机构TechInsights分析师拉杰什·克里希纳穆尔蒂表示，中国最新的手机芯片还是基于之前7nm进行的技术扩展，也就是最新的N+3工艺。但是从绝对的规模来看，N+3工艺制造的芯片远远达不到三星和台积电的5nm水平。中国已经通过DUV光刻机驱动的设计工艺协同技术（DTCO），实现了更加先进的芯片制造技术，但是对比三星和台积电采用EUV光刻机制造的5nm芯片，双方的技术差距依然非常明显。
协同优化根据中国科学院微电子研究所EDA中心发布的技术资料显示，设计工艺协同优化技术（DTCO）是计算光刻的拓展和延伸，其聚焦于在先进节点上实现更好的良品率。通过光刻设计、图形检测修复、计算加速等关键技术开发模型和算法，从而实现EDA工具+ai工具的多维协同创新，构建一个支撑起国内先进节点导向工艺研发的DTCO平台。
中国的设计工艺协同优化技术，已经帮助国内企业实现了14nm、12nm的工艺国产化，并且取得了一个不错的良率效果。版图缺陷的预测技术已经在国内12nm芯片上进行应用，良品率达到预期水平。
参考资料：
据美国技术机构SemiAnalysis发布的报告显示，中国推出的N+3制造工艺并不是所谓的5nm技术，而是一种介于7nm之上，5nm之下的技术节点，相当于是基于7nm升级而来的6nm技术。这种工艺并没有真正实现跨代升级，所以各方面的产品性能没办法与5nm相比。
由于受到美国的制裁管控，中国自主的芯片制造技术多年前就已经演变成N节点技术。
N代表具有Fin FET晶体管结构的制程工艺，覆盖了14nm-7nm节点。N+1、N+2、N+3等工艺命名，代表了该工艺是基于N节点升级的技术，这个N可以是14nm，也可以是7nm，并没有一个真正指向性的工艺命名，都是换算出来的等效工艺。
据机构分析称，中国现在的先进芯片产能均依赖于曾经从ASML订购的DUV光刻机，还有一批已经国产化的后端设备。在无法解决EUV光刻机的前提下，用DUV光刻机制造芯片的方法已经达到了极限。
最新的N+3工艺，不管是在鳍间距、接触栅级多晶硅间距，还是在最小金属间距上面，均没有与N+2工艺的7nm技术出现明显变化。N+3虽然并没有实现跨代升级，但是相比曾经的工艺实现了渐进式的技术扩展。通过设计工艺协同优化以及后道工艺技术来挖掘提升芯片性能的空间，这是中国企业的优势所在。
技术瓶颈N+2和N+3工艺均是建立在使用浸润式DUV光刻机制造芯片的前提下，通过多重曝光实现多重图案化技术。多重图案化需要反复进行多次光刻-刻蚀的工艺交替，然后进入下一步的离子注入和薄膜沉积。
多次工艺的交替，对于设备技术的对准精度有极高要求，必须保证每一步增加的线条宽度在合格的范围内，以此来规避因精度误差所造成的晶圆缺陷。
根据中国科学院武汉文献情报中心发布的资料显示，中国有两条路径可以破解7nm和5nm难关。
第一条路就是非常直接的光刻机问题，想办法量产自主可控的先进光刻机设备，从而在根本上解决中国芯片的制造瓶颈。
第二条路就是使用浸润式DUV光刻机，基于多重曝光实现的自对准多重图案化技术（SAQP）。
参考资料：
自主光刻机这条路线虽然清晰直接，但执行起来难度极大，尤其是先进光刻机涉及到成千上万的供应链体系，还会涉及到荷兰ASML和德国蔡司的技术专利。自研先进光刻机这条路属于一条传统路线，需要长时间的发展，短期内无法实现。
而多重图案化技术这条路，已经被中国企业走通，并且成功实现了多款芯片的量产商用。但是在继续向下推进的过程中，出现了瓶颈，导致中国芯片的制造技术被暂时卡在了等效7nm工艺节点。
最新的N+3工艺虽然对比N+2提升明显，但并没有达到国际5nm的水平，其核心的问题依然是EUV光刻机。N+3工艺在使用浸润式DUV的情况下继续提升晶体管密度，使上一代的7nm技术达到了6nm级别，这种方法所带来的负面效应就是成本上升、良品率降低。用牺牲经济成本的方法换取在先进技术上面的发展，这是中国企业的一个狠招数。